(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-223719

(43)公開日 平成9年(1997)8月26日


(51) Int.Cl. ⁶	識別記号 庁内整理番号	FI 技術表示箇所
H01L 21/60	3 1 1	H01L 21/60 311S
		3 1 1 R
23/12		23/12 P
		L
		審査請求 未請求 請求項の数14 〇L (全 10 頁)
(21)出願番号	特願平8-27532	(71)出願人 000005821
(22)出願日	平成8年(1996)2月15日	松下電器産業株式会社 大阪府門真市大字門真1006番地
		(72)発明者 松永 速 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72)発明者 岩田 雅男
		大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72)発明者 末廣 芳和
		大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 コンデンサを搭載する半導体装置において、 大きい静電容量が得られ、幅広い帯域での高周波ノイズ を吸収することができる半導体装置を提供することにあ る。

【解決手段】 ICダイ26が実装された基板25上に面状導電体30,31で誘電体32を挟んで形成したコンデンサを構成し、このコンデンサの各面状導電体をICダイ26の電源用ボンディングパッド26-2と接地用ボンディングパッド26-3に夫々接続し、バイパスコンデンサとして機能させるようにした。



【特許請求の範囲】

【請求項1】 複数の信号入出力端子と少なくとも一つの電源端子と少なくとも一つの接地端子とを有する基板と、この基板に面実装され、上記基板に設けた配線パターンに夫々接続された複数の信号入出力用ボンディングパッドと少なくとも一つの接地用ボンディングパッドを有する少なくとも一つのICダイと、少なくとも一つの第一と第二の面状導電体で誘電体を挟んで形成され上記基板に配設されたコンデンサを備え、前記第一と第二の面状導電体は面状の一部に夫々端子を設け、前記電源端子と前記第一の面状導電体の端子と前記ICダイの電源用ボンディングパッドを接続し、前記ICダイの接地用ボンディングパッドを接続し、前記ICダイの接地用ボンディングパッドを接続し、前記ICダイの接地用ボンディングパッドと前記第二の面状導電体の端子と前記接地端子を接続した半導体装置。

【請求項2】 基板両面を導通する複数のスルーホール を備えた基板と、該基板の一方の面に面実装され、上記 基板に設けた配線パターンに夫々ボンディングパッドが 接続された少なくとも一つのICダイと、該基板の他方 の面に設けた複数の信号入出力端子と少なくとも一つの 電源端子と少なくとも一つの接地端子と、該端子とスル ーホールを除く上記基板の空き領域に配設され、少なく とも一つの第一と第二の面状導電体で誘電体を挟んで形 成したコンデンサを備え、前記第一と第二の面状導電体 は面状の一部に夫々端子を設け、該基板に設けた電源端 子は第一の面状導電体の端子と前記基板に設けたスルー ホールを接続し、該スルーホールと前記ICダイの電源 用ボンディングパッドに接続する配線パターンを接続 し、該基板に設けた接地端子は第二の面状導電体の端子 と前記基板に設けたスルーホールを接続し、該スルーホ 30 ールと前記 I Cダイの接地用ボンディングパッドに接続 する配線パターンを接続した半導体装置。

【請求項3】 基板両面を導通する複数のスルーホール を備えた基板と、該基板の一方の面に前記スルーホール を除く空き領域に少なくとも一つの第一と第二の面状導 電体で誘電体を挟んで形成され、前記第一と第二の面状 導電体の面状の一部に夫々端子を設けたコンデンサと、 該基板の他方の面に設けた複数の信号入出力端子と少な くとも一つの電源端子と少なくとも一つの接地端子と、 上記基板の他方の面に実装され、上記基板の他方の面に 設けたボンディングパッドに接続する配線パターンに接 続された少なくとも一つの I Cダイを備え、該基板に設 けた電源端子は前記ICダイの電源用ボンディングパッ ドに接続する配線パターンと前記基板に設けたスルーホ ールを介して前記コンデンサの第一の面状導電体の端子 と接続し、該基板に設けた接地端子は前記ICダイの接 地用ボンディングパッドに接続する配線パターンと前記 基板に設けたスルーホールを介して前記コンデンサの第 二の面状導電体の端子と接続した半導体装置。

【請求項4】 基板に設けた信号入出力端子と電源端子

と接地端子は、夫々球形状で、格子状に配置したことを 特徴とする請求項1~3のいずれかに記載の半導体装 置

【請求項5】 基板に設けた信号入出力端子と電源端子と接地端子は、夫々ピン形状で、格子状に配置したことを特徴とする請求項1~3のいずれかに記載の半導体装置。

【請求項6】 コンデンサは、基板に印刷により形成したことを特徴とする請求項 $1\sim3$ のいずれかに記載の半導体装置。

【請求項7】 基板と、この基板上に配設され、面状の 一部に夫々端子を有する第一と第二の面状導電体で誘電 体を挟んで形成した少なくとも一つのコンデンサと、こ のコンデンサ上に重ねて配置され、複数の第一の信号入 出力端子と複数の第二の信号入出力端子と該第一と第二 の信号入出力端子を接続する配線パターンと少なくとも 一つの第一の電源端子と少なくとも一つの第二の電源端 子と少なくとも一つの第三の電源端子と該第一と第二と 第三の電源端子を接続する配線パターンと少なくとも一 つの第一の接地端子と少なくとも一つの第二の接地端子 と少なくとも一つの第三の接地端子と該第一と第二と第 三の接地端子を接続する配線パターンとを有し、複数の 信号入出力用ボンディングパッドと少なくとも一つの電 源用ボンディングパッドと少なくとも一つの接地用ボン ディングパッドを有するICダイを開口部を有するキャ リアフィルムの該開口部に少なくとも一つ実装したTA Bパッケージを備え、該キャリアフィルムに設けた第二 の信号入出力端子は前記 I Cダイの信号入出力用ボンデ イングパッドに接続し、該キャリアフィルムに設けた第 二の電源端子は前記ICダイの電源用ボンディングパッ ドに接続し、該キャリアフィルムに設けた第二の接地端 子は前記ICダイの接地用ボンディングパッドに接続 し、該キャリアフィルムに設けた第三の電源端子は前記 第一の面状導電体の端子と接続し、第三の接地端子は前 記第二の面状導電体の端子と接続した半導体装置。

【請求項8】 第一の信号入出力端子と第一の電源端子と第一の接地端子は、夫々板形状にした請求項7記載の 半導体装置。

【請求項9】 第一の信号入出力端子と第一の電源端子と第一の接地端子は、夫々球形状で、格子状に配置した 請求項7記載の半導体装置。

【請求項10】 第一の信号入出力端子と第一の電源端子と第一の接地端子は、夫々ピン形状で、格子状に配置した請求項7記載の半導体装置。

【請求項11】 補強板により補強された基板と、この 基板上に配設され、面状の一部に夫々端子を有する第一 と第二の面状導電体で誘電体を挟んで形成した少なくと も一つのコンデンサと、このコンデンサ上に重ねて配置 され、複数の第一の信号入出力端子と複数の第二の信号 入出力端子と該第一と第二の信号入出力端子を接続する

配線パターンと少なくとも一つの第一の電源端子と少な くとも一つの第二の電源端子と少なくとも一つの第三の 電源端子と該第一と第二と第三の電源端子を接続する配 線パターンと少なくとも一つの第一の接地端子と少なく とも一つの第二の接地端子と少なくとも一つの第三の接 地端子と該第一と第二と第三の接地端子を接続する配線 パターンとを有し、複数の信号入出力用ボンディングパ ッドと少なくとも一つの電源用ボンディングパッドと少 なくとも一つの接地用ボンディングパッドを有するIC ダイを開口部を有するキャリアフィルムの該開口部に少 10 なくとも一つ実装したTABパッケージを備え、該キャ リアフィルムに設けた第二の信号入出力端子は前記 I C ダイの信号入出力用ボンディングパッドに接続し、該キ ャリアフィルムに設けた第二の電源端子は前記ICダイ の電源用ボンディングパッドに接続し、該キャリアフィ ルムに設けた第二の接地端子は前記ICダイの接地用ボ ンディングパッドに接続し、該キャリアフィルムに設け た第三の電源端子は前記第一の面状導電体の端子と接続 し、第三の接地端子は前記第二の面状導電体の端子と接 続し、前記補強板と前記TABパッケージで前記基板に 20 配設したコンデンサを挟んで配置した半導体装置。

【請求項12】 補強板を金属にした請求項11に記載 の半導体装置。

【請求項13】 補強板をアルミニウムにするととも に、該アルミニウムの表面をアルマイト処理した請求項 11に記載の半導体装置。

【請求項14】 コンデンサを補強板に印刷により形成 した請求項11に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高速動作をするマ イクロプロセッサ等のコンデンサを内蔵した半導体装置 に関するものである。

[0002]

【従来の技術】図6は従来の高速マイクロプロセッサ用 ピングリッドアレイ形セラミックパッケージの斜視図で ある。図6において、1は端子であり、2は端子1を格 子状に配したパッケージベースであり、3は面実装型の 積層セラミックコンデンサ(以降、チップコンデンサと 呼ぶ)であり、4は放熱器である。図6には図示されな 40 いが、マイクロプロセッサのダイはパッケージベース2 に内蔵され、格子状に配置された端子1に接続されてお り、動作時の発熱を放熱器4によって冷却している。パ ッケージベース2に実装したチップコンデンサ3の両極 の端子はマイクロプロセッサの少なくとも一つの電源端 子と接地端子に夫々接続されるとともに端子1にも接続 されている。

【0003】図7は、特開昭63-239970号公報 に記載の半導体装置の断面図である。図7において、5

はダイ内部の電源配線であり、8はダイ内部の接地配線 である。9、10はポリイミド系樹脂膜であり、11, 12, 13はスルーホールであり、14, 15は電極金 **属層であり、16は金属層であり、17,18,19は** 接続部である。電極金属層14,15をポリイミド系樹 脂膜10を介して対向させたコンデンサをポリイミド系 樹脂膜9の絶縁層を介してICの回路形成面6の上に形 成したもので、電極金属層14は接続部17を介してダ イ内部の電源配線7に、電極金属層15は接続部18, 19を介してダイ内部の接地配線8に夫々接続したコン デンサである。

[0004]

【発明が解決しようとする課題】コンピュータを高速化 するには、通常、バスクロックを高速化するとともにマ イクロプロセッサの内部クロック周波数を高くする。こ の場合、マイクロプロセッサの消費電力が増加し、マイ クロプロセッサが過熱するだけでなく高周波ノイズが電 源電圧に重畳してマイクロプロセッサを誤動作させると いう問題を有していた。

【0005】そのため、従来は図6のようにパッケージ ベースに多数のチップコンデンサを実装したり、図7の ようにICダイの回路形成面6の上にコンデンサを形成 する方法が提案されている。しかしながら、図6の場合 は多数のチップコンデンサを実装する煩雑な工数がかか り、図7の場合はコンデンサの静電容量値がICダイの サイズに制約されるという問題があった。

【0006】本発明は、このような従来の問題を解決す るものであり、大きい静電容量が得られ、幅広い高周波 ノイズを吸収することができる半導体装置を提供するこ とを目的とする。

[0007]

30

【課題を解決するための手段】上記の課題を解決するた め、本発明の半導体装置は、ICダイが実装される基板 に二つの電極で誘電体を挟んだコンデンサを少なくとも 2つ以上形成し、該各コンデンサの各電極を I Cダイの 電源パッドと接地パッドに夫々接続したものである。従 って、該コンデンサは幅広い電極面積で構成できるので 大きな静電容量が得られ、幅広い髙周波ノイズを吸収す るバイパスコンデンサとして機能するものである。

[0008]

【発明の実施の形態】本発明の請求項1に記載の発明 は、複数の信号入出力端子と少なくとも一つの電源端子 と少なくとも一つの接地端子とを有する基板と、この基 板に面実装され、上記基板に設けた配線パターンに夫々 接続された複数の信号入出力用ボンディングパッドと少 なくとも一つの電源用ボンディングパッドと少なくとも 一つの接地用ボンディングパッドを有する少なくともー つのICダイと、少なくとも一つの第一と第二の面状導 電体で誘電体を挟んで形成され上記基板に配設されたコ はICのダイであり、6はICの回路形成面であり、7 50 ンデンサを備え、前記第一と第二の面状導電体は面状の

一部に夫々端子を設け、前記電源端子と前記第一の面状 導電体の端子と前記ICダイの電源用ボンディングパッドを接続し、前記ICダイの接地用ボンディングパッドと前記第二の面状導電体の端子と前記接地端子を接続した半導体装置であり、誘電体を面状導電体で挟んで重ね合わせることでコンデンサを構成し、該コンデンサを電源端子とICダイの電源用ボンディングパッドを接続する配線パターンと、接地端子とICダイの接地用ボンディングパッドを接続する配線パターンの間に配置接続して電源電圧に重畳するノイズをバイパスさせるという作 10 用を有する。

【0009】本発明の請求項2に記載の発明は、基板両 面を導通する複数のスルーホールを備えた基板と、該基 板の一方の面に面実装され、上記基板に設けた配線パタ ーンに夫々ボンディングパッドが接続された少なくとも 一つのICダイと、該基板の他方の面に設けた複数の信 号入出力端子と少なくとも一つの電源端子と少なくとも 一つの接地端子と、該端子とスルーホールを除く上記基 板の空き領域に配設され、少なくとも一つの第一と第二 の面状導電体で誘電体を挟んで形成したコンデンサを備 え、前記第一と第二の面状導電体は面状の一部に夫々端 子を設け、該基板に設けた電源端子は第一の面状導電体 の端子と前記基板に設けたスルーホールを接続し、該ス ルーホールと前記ICダイの電源用ボンディングパッド に接続する配線パターンを接続し、該基板に設けた接地 端子は第二の面状導電体の端子と前記基板に設けたスル ーホールを接続し、該スルーホールと前記ICダイの接 地用ボンディングパッドに接続する配線パターンを接続 した半導体装置であり、誘電体を面状導電体で挟んで重 ね合わせて構成したコンデンサの裏面に I Cダイを配置 30 することで広い面状導電体を形成でき、請求項1よりも 大きな静電容量でノイズ吸収をさせるという作用を有す る。

【0010】本発明の請求項3に記載の発明は、基板両 面を導通する複数のスルーホールを備えた基板と、該基 板の一方の面に前記スルーホールを除く空き領域に少な くとも一つの第一と第二の面状導電体で誘電体を挟んで 形成され、前記第一と第二の面状導電体の面状の一部に 夫々端子を設けたコンデンサと、該基板の他方の面に設 けた複数の信号入出力端子と少なくとも一つの電源端子 と少なくとも一つの接地端子と、上記基板の他方の面に 実装され、上記基板の他方の面に配線パターンに接続さ れた少なくとも一つのICダイを備え、該基板に設けた 電源端子は前記ICダイの電源用ボンディングパッドに 接続する配線パターンと前記基板に設けたスルーホール を介して前記コンデンサの第一の面状導電体の端子と接 続し、該基板に設けた接地端子は前記ICダイの接地用 ボンディングパッドに接続する配線パターンと前記基板 に設けたスルーホールを介して前記コンデンサの第二の 面状導電体の端子と接続した半導体装置であり、誘電体 50 を面状導電体で挟んで重ね合わせて構成したコンデンサの裏面に端子とICダイを配置することで広い面状導電体を形成でき、請求項2よりも大きな静電容量でノイズ吸収をさせるという作用を有する。

【0011】本発明の請求項4に記載の発明は、請求項1~3のいずれかに記載の半導体装置において、基板に設けた信号入出力端子と電源端子と接地端子の夫々を球形状で、格子状に配置したものであり、面実装を可能にするという作用を有する。

【0012】本発明の請求項5に記載の発明は、請求項1~3のいずれかに記載の半導体装置において、基板に設けた信号入出力端子と電源端子と接地端子の夫々をピン形状で、格子状に配置したものであり、ソケット実装を可能にするという作用を有する。

【0013】本発明の請求項6に記載の発明は、請求項1~3のいずれかに記載の半導体装置において、コンデンサを基板に印刷で形成したものであり、生産効率に優れるという作用を有する。

【0014】本発明の請求項7に記載の発明は、基板 と、この基板上に配設され、面状の一部に夫々端子を有 する第一と第二の面状導電体で誘電体を挟んで形成した 少なくとも一つのコンデンサと、このコンデンサ上に重 ねて配置され、複数の第一の信号入出力端子と複数の第 二の信号入出力端子と該第一と第二の信号入出力端子を 接続する配線パターンと少なくとも一つの第一の電源端 子と少なくとも一つの第二の電源端子と少なくとも一つ の第三の電源端子と該第一と第二と第三の電源端子を接 続する配線パターンと少なくとも一つの第一の接地端子 と少なくとも一つの第二の接地端子と少なくとも一つの 第三の接地端子と該第一と第二と第三の接地端子を接続 する配線パターンとを有し、複数の信号入出力用ボンデ ィングパッドと少なくとも一つの電源用ボンディングパ ッドと少なくとも一つの接地用ボンディングパッドを有 するICダイを開口部を有するキャリアフィルムの該開 口部に少なくとも一つ実装したTABパッケージを備 え、該キャリアフィルムに設けた第二の信号入出力端子 は前記ICダイの信号入出力用ボンディングパッドに接 続し、該キャリアフィルムに設けた第二の電源端子は前 記ICダイの電源用ボンディングパッドに接続し、該キ ャリアフィルムに設けた第二の接地端子は前記ICダイ の接地用ボンディングパッドに接続し、該キャリアフィ ルムに設けた第三の電源端子は前記第一の面状導電体の 端子と接続し、第三の接地端子は前記第二の面状導電体 の端子と接続した半導体装置であり、大きな静電容量で ノイズ吸収をさせると共に、マイクロストリップ構造の 配線で信号配線の帯域が広いという作用を有する。

【0015】本発明の請求項8に記載の発明は、請求項7記載の半導体装置において、第一の信号入出力端子と第一の電源端子と第一の接地端子の夫々を板形状にしたものであり、面実装を可能にするという作用を有する。

【0016】本発明の請求項9に記載の発明は、請求項7記載の半導体装置において、第一の信号入出力端子と第一の電源端子と第一の接地端子の夫々を球形状で、格子状に配置したものであり、小形面実装を可能にするという作用を有する。

【0017】本発明の請求項10に記載の発明は、請求項7記載の半導体装置において、第一の信号入出力端子と第一の電源端子と第一の接地端子の夫々をピン形状で、格子状に配置したものであり、ソケット実装を可能にするという作用を有する。

【0018】本発明の請求項11に記載の発明は、補強 板により補強された基板と、この基板上に配設され、面 状の一部に夫々端子を有する第一と第二の面状導電体で 誘電体を挟んで形成した少なくとも一つのコンデンサ と、このコンデンサ上に重ねて配置され、複数の第一の 信号入出力端子と複数の第二の信号入出力端子と該第一 と第二の信号入出力端子を接続する配線パターンと少な くとも一つの第一の電源端子と少なくとも一つの第二の 電源端子と少なくとも一つの第三の電源端子と該第一と 第二と第三の電源端子を接続する配線パターンと少なく とも一つの第一の接地端子と少なくとも一つの第二の接 地端子と少なくとも一つの第三の接地端子と該第一と第 二と第三の接地端子を接続する配線パターンとを有し、 複数の信号入出力用ボンディングパッドと少なくとも一 つの電源用ボンディングパッドと少なくとも一つの接地 用ボンディングパッドを有するICダイを開口部を有す るキャリアフィルムの該開口部に少なくとも一つ実装し たTABパッケージを備え、該キャリアフィルムに設け た第二の信号入出力端子は前記 I Cダイの信号入出力用 ボンディングパッドに接続し、該キャリアフィルムに設 30 けた第二の電源端子は前記 I Cダイの電源用ボンディン グパッドに接続し、該キャリアフィルムに設けた第二の 接地端子は前記ICダイの接地用ボンディングパッドに 接続し、該キャリアフィルムに設けた第三の電源端子は 前記第一の面状導電体の端子と接続し、第三の接地端子 は前記第二の面状導電体の端子と接続し、前記補強板と 前記TABパッケージで前記基板に配設したコンデンサ を挟んで配置した半導体装置であり、形状が安定化する という作用を有する。

【0019】本発明の請求項12に記載の発明は、請求 40 項11に記載の半導体装置において、補強板を金属にしたものであり、放熱性に優れるという作用を有する。

【0020】本発明の請求項13に記載の発明は、請求項11に記載の半導体装置において、補強板をアルミニウムにするとともに、該アルミニウムの表面をアルマイト処理したものであり、放熱性に優れるという作用を有する。

【0021】本発明の請求項14に記載の発明は、請求項11に記載の半導体装置において、コンデンサを補強板に印刷して形成したものであり、生産効率に優れると

いう作用を有する。

【0022】図1は本発明の第1の実施形態によるピングリッドアレイ形パッケージの断面図である。図1において、25は基板であり、26はICダイであり、27は信号入出力端子(本実施形態では便宜上、信号入力端子、信号出力端子、信号入出力端子を含めて信号入出力端子と呼ぶ)であり、28は電源端子であり、29は接地端子であり、夫々端子27,28,29はピン形状をしている。30は第一の面状導電体であり、31は第二の面状導電体であり、32は誘電体であり、第一、第二の面状導電体30,31間に誘電体32を挟んでコンデンサを形成している。33はICダイ26に設けたボンディングパッドとしてのバンプであり、34は絶縁層であり、35は配線パターンである。

8

【0023】基板25はセラミック、ガラス、エポキシ等の樹脂材料を板状に形成したものであり、絶縁層34はエポキシ、マイラー、ポリイミド等の有機系絶縁材料を印刷等で形成したものである。配線パターン35は基板25にエポキシ等の樹脂材料を用いた場合は該基板材料と銅箔をラミネートした積層基板をエッチングして形成される。他に、配線パターン35は銀や銅を混練した導電インキを印刷したものや、蒸着やスパッタ等で形成したものであり、第一及び第二の面状導電体30,31は銀や銅を混練した導電インキを印刷したものや、蒸着やスパッタ等で形成したものであり、誘電体32はエポキシ、マイラー、ポリイミド等の有機材料やチタン酸バリウム、チタン酸鉛等の無機材料を印刷して形成したものである。

【0024】本例の半導体装置は、複数の信号入出力端 子27と少なくとも一つの電源端子28と少なくとも一 つの接地端子29とを有する基板25と、この基板25 に面実装され、上記基板に設けた配線パターン35に夫 々接続された複数の信号入出力用ボンディングパッド2 6-1と少なくとも一つの電源用ボンディングパッド2 6-2と少なくとも一つの接地用ボンディングパッド2 6-3を有する少なくとも一つのICダイ26と、少な くとも一つの第一の面状導電体30と第二の面状導電体 31で誘電体32を挟んで形成され上記基板25に絶縁 層34を介して配設されたコンデンサを備えている。前 記第一の面状導電体30と第二の面状導電体31は面状 の一部に夫々端子30-1,31-1を設け、前記電源 端子28と前記第一の面状導電体の端子30-1と前記 ICダイの電源用ボンディングパッド26-2を接続 し、前記ICダイの接地用ボンディングパッド26-3 と前記第二の面状導電体の端子31-1と前記接地端子 29を接続している。

【0025】このように誘電体32を面状導電体30, 31で挟んで重ね合わせて構成したコンデンサの第一の 面状導電体30の端子30-1を電源端子28とICダ イの電源用ボンディングパッド26-2とを接続する配

50

40

線パターンに接続し、前記コンデンサの第二の面状導電 体3の端子31-1を接地端子29とICダイの接地用 ボンディングパッド26-3とを接続する配線パターン に接続してバイパスコンデンサとしたものである。従っ て、電源電圧に重畳する高周波ノイズをICダイ近傍で バイパスさせることができる。

【0026】図7の従来例のように狭い面積のICダイ 回路形成面上ではなく、広い面積の基板表面にコンデン サを形成できるため、大きな静電容量のバイパスコンデ ンサや、マイクロプロセッサ等のような複数の電源用ボ 10 ンディングパッドと接地用ボンディングパッドを備えた ICダイの夫々の電源用ボンディングパッドと接地用ボ ンディングパッドの間に該コンデンサを夫々配置形成す ることができる。

【0027】図2は本発明の第2の実施形態によるボー ルグリッドアレイ形パッケージの断面図である。図2に おいて、25は基板であり、26はICダイであり、2 7は信号入出力端子であり、28は電源端子であり、2 9は接地端子であり、夫々端子27,28,29は球形 状をしている。30は第一の面状導電体であり、31は 20 第二の面状導電体であり、32は誘電体であり、第一、 第二の面状導電体30,31間に誘電体32を挟んでコ ンデンサを構成している。33はICダイ26に設けた ボンディングパッドとしてのバンプであり、35は配線 パターンであり、36はスルーホールである。

【0028】ICダイ26は多数の信号入出力用ボンデ ィングパッド26-1と、少なくとも一つの電源用ボン ディングパッド26-2と、少なくとも一つの接地用ボ ンディングパッド26-3を備え、図2では各ボンディ ングパッドにバンプ33が形成された上で基板25にフ ェースダウンボンディングされている。

【0029】第一の面状導電体30と第二の面状導電体 31で誘電体32を挟んでコンデンサを形成しており、 基板25に形成した配線パターン35、ICダイ26を 実装した裏面に実装した端子27,28,29の空き領 域に形成している。

【0030】本例の半導体装置は、基板両面を導通する 複数のスルーホール36を備えた基板25と、該基板2 5の一方の面に面実装され、上記基板25に設けた配線 パターン35に夫々ボンディングパッド26-1,26 -2, 26-3が接続された少なくとも一つの I Cダイ 26と、該基板25の他方の面に設けた複数の信号入出 力端子27と少なくとも一つの電源端子28と少なくと も一つの接地端子29と、該基板25の他方の面にあっ て該端子27,28,29とスルーホール36を除く上 記基板25の空き領域に配設され、少なくとも一つの第 一の面状導電体30と第二の面状導電体31で誘電体3 2を挟んで形成したコンデンサを備えている。前記第一 と第二の面状導電体30,31は面状の一部に夫々端子 30-1, 31-1を設け、該基板25に設けた電源端 50

子28は第一の面状導電体30の端子30-1と前記基 板25に設けたスルーホール36を接続し、該スルーホ ール36と前記ICダイ26の電源用ボンディングパッ ド26-2に接続する配線パターン35を接続し、該基 板25に設けた接地端子29は第二の面状導電体31の 端子31-1と前記基板25に設けたスルーホール36 を接続し、該スルーホール36と前記ICダイ26の接 地用ボンディングパッド26-3に接続する配線パター ン35を接続している。

10

【0031】このように誘電体32を面状導電体30, 31で挟んで重ね合わせて構成したコンデンサの第一の 面状導電体30の端子30-1を電源端子28とICダ イの電源用ボンディングパッド26-2とを接続する配 線パターンに接続したスルーホール36と接続し、前記 コンデンサの第二の面状導電体31の端子31-1を接 地端子29とICダイの接地用ボンディングパッド26 - 3とを接続する配線パターンに接続したスルーホール 36と接続してバイパスコンデンサとしたものである。

【0032】従って、第1の実施形態と同様に電源電圧 に重畳する高周波ノイズをICダイ近傍でバイパスさせ ることができ、従来例よりも大きな静電容量のバイパス コンデンサや、複数の電源用ボンディングパッドと接地 用ボンディングパッドを備えたICダイの夫々の電源用 ボンディングパッドと接地用ボンディングパッドの間に 該コンデンサを夫々配置形成することができる。

【0033】図3は本発明の第3の実施形態によるピン グリッドアレイ形パッケージの断面図である。図3にお いて、25は基板であり、26はICダイであり、27 は信号入出力端子であり、28は電源端子であり、29 は接地端子であり、夫々端子27,28,29はピン形 状をしている。30は第一の面状導電体であり、31は 第二の面状導電体であり、32は誘電体であり、第一、 第二の面状導電体30,31の間に誘電体32を挟んで コンデンサを構成している。33はICダイ26に設け たボンディングパッドとしてのバンプであり、35は配 線パターンであり、36はスルーホールである。

【0034】ICダイ26は多数の信号入出力用ボンデ ィングパッド26-1と、少なくとも一つの電源用ボン ディングパッド26-2と、少なくとも一つの接地用ボ ンディングパッド26-3を備え、図3では各ボンディ ングパッドにバンプ33が形成された上で基板25にフ ェースダウンボンディングされている。

【0035】第一の面状導電体30と第二の面状導電体 31で誘電体32を挟んでコンデンサを形成しており、 基板25に形成した配線パターン35、ICダイ26、 端子27,28,29を実装した面の裏面に形成してい る。

【0036】本例の半導体装置は、基板両面を導通する 複数のスルーホール36を備えた基板25と、該基板2 5の一方の面に前記スルーホール36を除く空き領域に

12

少なくとも一つの第一の面状導電体30と第二の面状導 電体31で誘電体32を挟んで形成され、前記第一と第 二の面状導電体30,31の面状の一部に夫々端子30 -1,31-1を設けたコンデンサと、該基板25の他 方の面に複数の信号入出力端子27と少なくとも一つの 電源端子28と少なくとも一つの接地端子29と、少な くとも一つのICダイ26と、該ICダイ26のボンデ ィングパッド26-1,26-2,26-3に接続する 配線パターン35を備えたものである。該基板25に設 けた電源端子28は前記ICダイ26の電源用ボンディ ングパッド26-2に接続する配線パターン35と前記 基板25に設けたスルーホール36を介して前記コンデ ンサの第一の面状導電体30の端子30-1と接続し、 該基板25に設けた接地端子29は前記ICダイ26の 接地用ボンディングパッド26-3に接続する配線パタ ーン35と前記基板25に設けたスルーホール36を介 して前記コンデンサの第二の面状導電体31の端子31 - 1と接続したものであり、該コンデンサはバイパスコ ンデンサとして機能し、第1の実施形態と同様に電源電 圧に重畳する高周波ノイズをICダイ近傍でバイパスさ せることができ、ICダイ26、配線パターン35、端 子27,28,29を配した基板25の面の裏面全面に 該コンデンサを形成できるので、従来例よりも大きな静 電容量のバイパスコンデンサや、複数の電源用ボンディ ングパッドと接地用ボンディングパッドを備えたICダ イの夫々の電源用ボンディングパッドと接地用ボンディ ングパッドの間に該コンデンサを夫々配置形成すること ができる。

【0037】図4は本発明の第4の実施形態によるボー ルグリッドアレイ形パッケージの断面図である。図4に おいて、基板25と、この基板25上に配設され、面状 の一部に夫々端子30-1,31-1を有する第一と第 二の面状導電体30,31で誘電体32を挟んで形成し た少なくとも一つのコンデンサと、このコンデンサ上に 重ねて配置され、複数の第一の信号入出力端子27-1 と複数の第二の信号入出力端子27-2と該第一と第二 の信号入出力端子27-1,27-2を接続する配線パ ターン35と少なくとも一つの第一の電源端子28-1 と少なくとも一つの第二の電源端子28-2と少なくと も一つの第三の電源端子28-3と該第一と第二と第三 の電源端子28-1, 28-2, 28-3を接続する配 線パターン35と少なくとも一つの第一の接地端子29 -1と少なくとも一つの第二の接地端子29-2と少な くとも一つの第三の接地端子29-3と該第一と第二と 第三の接地端子29-1, 29-2, 29-3を接続す る配線パターン35とを有し、複数の信号入出力用ボン ディングパッド26-1と少なくとも一つの電源用ボン ディングパッド26-2と少なくとも一つの接地用ボン ディングパッド26-3を有するICダイ26を開口部 38を有するキャリアフィルム37の該開口部38に少

なくとも一つ実装したTABパッケージを備えており、該キャリアフィルム37に設けた第二の信号入出力端子27-2は前記ICダイ26の信号入出力用ボンディングパッド26-1に接続し、該キャリアフィルム37に設けた第二の電源端子28-2は前記ICダイ26の電源用ボンディングパッド26-2に接続し、該キャリアフィルム37に設けた第二の接地端子29-2は前記ICダイ26の接地用ボンディングパッド26-3に接続し、該キャリアフィルム37に設けた第三の電源端子28-3は前記第一の面状導電体30の端子30-1と接続し、第三の接地端子29-3は前記第二の面状導電体31の端子31-1と接続したものである。

【0038】図4ではキャリアフィルム37に設けた第一の信号入出力端子27-1と第一の電源端子28-1と第一の接地端子29-1は、夫々球形状でキャリアフィルム37の該コンデンサを重ね合わせた面と反対の面に格子状に配置して、面実装を可能にしているが、ピン形状にしてコネクタ実装が出来るようにしてもよい。

【0039】前記コンデンサは基板25の一方の面に第一の面状導電体30、誘電体32、第二の面状導電体31の順に印刷、スパッタ、蒸着等の工法で形成し、基板25は材厚が数十ミクロン〜数ミリメータのポリイミド、エポキシ、フェノール等の樹脂材料を用いた電気的な絶縁性を持つものであり、略1ミリメータ以上の材厚のものはTABパッケージを重畳接続した際の補強板の機能を持つ。

【0040】第二の面状導電体31は、第一の接地端子 29-1に接続しているので、第二の面状導電体31と 配線パターン35がキャリアフィルム37を介して対向 したマイクロストリップ構造となり、配線パターン35 に流す信号の帯域を高周波領域まで広げる事ができる。 【0041】図5は本発明の第5の実施形態によるボー ルグリッドアレイ形パッケージの断面図である。図5に おいて、補強板39にて補強された基板25と、この基 板25上に配設され、面状の一部に夫々端子30-1, 31-1を有する第一と第二の面状導電体30、31で 誘電体32を挟んで形成した少なくとも一つのコンデン サと、このコンデンサ上に重ねて配置され、複数の第一 の信号入出力端子27-1と複数の第二の信号入出力端 子27-2と該第一と第二の信号入出力端子を接続する 配線パターン35と少なくとも一つの第一の電源端子2 8-1と少なくとも一つの第二の電源端子28-2と少 なくとも一つの第三の電源端子28-3と該第一と第二 と第三の電源端子28-1, 28-2, 28-3を接続 する配線パターン35と少なくとも一つの第一の接地端 子29-1と少なくとも一つの第二の接地端子29-2 と少なくとも一つの第三の接地端子29-3と該第一と 第二と第三の接地端子29-1、29-3、29-3を 接続する配線パターン35とを有し、複数の信号入出力 用ボンディングパッド26-1と少なくとも一つの電源

用ボンディングパッド26-2と少なくとも一つの接地 用ボンディングパッド26-3を有するICダイ26を 開口部38を有するキャリアフィルム37の該開口部に 少なくとも一つ実装したTABパッケージを備えてお り、該キャリアフィルム37に設けた第二の信号入出力 端子27-2は前記ICダイの信号入出力用ボンディン グパッド26-1に接続し、該キャリアフィルム37に 設けた第二の電源端子28-2は前記ICダイ26の電 源用ボンディングパッド26-2に接続し、該キャリア フィルム37に設けた第二の接地端子29-2は前記 I Cダイ26の接地用ボンディングパッド26-3に接続 し、該キャリアフィルムに設けた第三の電源端子28-3は前記第一の面状導電体30の端子30-1と接続 し、第三の接地端子29-3は前記第二の面状導電体3 1の端子31-1と接続し、補強板39と前記TABパ ッケージで前記基板25に配設したコンデンサを挟んで 配置したものである。

【0042】本例では、基板25に材厚が略数十ミクロン〜数百ミクロンのポリイミドフィルムを用い、補強板39はA1, Cu等の金属板を用いて基板25を絶縁層20として介在させて、第一の面状導電体30と第二の面状導電体31の端子30-1,31-1が金属板を用いた補強板39を介した電気的短絡を防ぐとともにICダイ26の発熱を低い熱抵抗で放熱させるものである。

【0043】基板25は補強板39にポリイミド、エポキシ等の樹脂材料をスピンコート、フローコート、印刷等の工法で形成してもよく、補強板39がA1の場合はアルマイト処理工法で絶縁層を実現する事も出来る。

【0044】尚、前記した実施形態において、一層の誘電体層を二枚の面状導電体で挟んだ単層構造のコンデン 30 サで説明したが、多層構造化することで、より広帯域のノイズ吸収が可能である。

【0045】また、ICダイの実装は、フェースダウンボンディングの例で説明したが、フェースアップボンディングとワイヤーボンディングでも本特許の意図と効果は同じである。

[0046]

*【発明の効果】以上のように本発明によれば、集中定数型のコンデンサを多種多数実装することなく広帯域のノイズを吸収できるという有利な効果が得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態によるピングリッドアレイ形パッケージの断面図

【図2】本発明の第2の実施形態によるボールグリッド アレイ形パッケージの断面図

【図3】本発明の第3の実施形態によるピングリッドア 10 レイ形パッケージの断面図

【図4】本発明の第4の実施形態によるボールグリッド アレイ形パッケージの断面図

【図5】本発明の第5の実施形態による基板に金属板を 用いたホールグリッドアレイ形パッケージの断面図

【図6】従来の高速マイクロプロセッサ用ピングリッド アレイ形セラミックパッケージの斜視図


【図7】ICダイ上にコンデンサを搭載した半導体装置の断面図

【符号の説明】


- 20 25 基板
 - 26 ICダイ
 - 26-1 信号入出力用ボンディングパッド
 - 26-2 電源用ボンディングパッド
 - 26-3 接地用ボンディングパッド
 - 27, 27-1, 27-2 信号入出力端子
 - 28, 28-1, 28-2, 28-3 電源端子
 - 29, 29-1, 29-2, 29-3 接地端子
 - 30,31 面状導電体
 - 3 2 誘電体
- 0 33 バンプ
 - 3 4 絶縁層
 - 35 配線パターン
 - 36 スルーホール
 - 37 キャリアフィルム
 - 38 開口部
 - 39 補強板

[図1]


*




【図2】




【図3】




【図4】



【図5】



[図7]



【図6】

